PAT-NO:

JP02001111056A

DOCUMENT-IDENTIFIER: JP 2001111056 A

TITLE:

SEMICONDUCTOR DEVICE AND ITS

MANUFACTURING METHOD

PUBN-DATE:

April 20, 2001

INVENTOR-INFORMATION:

COUNTRY

KUNIKIYO, TATSUYA

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP11285269

APPL-DATE:

October 6, 1999

INT-CL (IPC): H01L029/786, H01L021/76 , H01L027/08

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a semiconductor that can improve separation characteristics and breakdown voltages by suppressing a leak current being generated between adjacent transistors via the separation oxide film with partial STI structure in the semiconductor device in SOI structure, and its manufacturing method.

SOLUTION: An impurity layer 12 is formed on a surface where a semiconductor substrate 1 in SOI structure that consists of the semiconductor substrate 1, a

(19) 日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-111056 (P2001-111056A)

(43)公開日 平成13年4月20日(2001.4.20)

識別配号	ΡI	テーマコード(参考)
	H01L 27/08	331A 5F032
		331E 5F048
3 3 1	29/78	621 5F110
	21/76	M
		H 0 1 L 27/08 3 3 1 29/78

審査請求 未請求 請求項の数13 OL (全 22 頁)

(21)出願番号	特顧平11-285269	(71)出顧人	000006013
(22)出顧日 平成11年10月6日(1999.10.6)		(72)発明者	三菱電機株式会社 東京都千代田区丸の内二丁目2番3号 國清 辰也 東京都千代田区丸の内二丁目2番3号 三
		(7.4) (bytes t	菱电操株式会社内
		(74)代理人	100102439 弁理士 宮田 金雄 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 SOI構造の半導体装置において、パーシャ ルSTI構造の分離酸化膜を介して隣接するトランジス 夕間に発生するリーク電流を抑制することによって、分 離特性および耐圧が向上した半導体装置およびその製造 🕬 方法を得ることを目的とする。

【解決手段】 半導体基板1、埋込酸化膜2および半導 体層3からなるSOI構造の半導体基板1が埋込酸化膜 2と接する表面に不純物層12を形成する。



【特許請求の範囲】

【請求項1】 半導体基板と、埋込酸化膜と、半導体層 からなるSOI基板を備え、

前記半導体層の主表面に配設された第1および第2の活 件領域を取り囲み、前記埋込酸化膜と所定の距離を隔て て形成された分離絶縁膜と、

前記第1の活性領域に形成された第1の能動素子と、 前記第2の活性領域に形成された第2の能動素子と、 前記埋込酸化膜との界面近傍の前記半導体基板の一主面 に形成された不純物層と、

前記不純物層に電気的に接続する配線とを備えたことを 特徴とする半導体装置。

【請求項2】 不純物層および半導体層は第1の導電型 であり、

第1の能動素子は、第1の活性領域の主表面から埋込酸 化膜に到達する第2導電型の第1のソース領域およびド レイン領域を有するMOS型トランジスタであり、

第2の能動素子は、第2の活性領域の主表面から前記埋 込酸化膜に到達する第2導電型の第2のソース領域およ びドレイン領域を有するMOS型トランジスタであり、 前記不純物層および分離絶縁膜下の前記半導体層の電位 が固定されていることを特徴とする請求項1記載の半導 体装置。

【請求項3】 不純物層および半導体層は第1の導電型 であり、

第1の能動素子は、第1の活性領域の主表面から埋込酸 化膜に到達する第2導電型の第1のソース領域およびド レイン領域を有するMOS型トランジスタであり、

第2の能動素子は、第2の活性領域の主表面から前記埋 込酸化膜に到達する第2導電型の第2のソース領域およ 30 に記載の半導体装置。 びドレイン領域を有するMOS型トランジスタであり、 前記不純物層の電位が固定され、分離絶縁膜下の前記半 導体層の電位が固定されていないことを特徴とする請求 項1記載の半導体装置。

【請求項4】 半導体層は第1の導電型で、不純物層は 第2の導電型であり、

第1の能動素子は、第1の活性領域の主表面から埋込酸 化膜と所定の距離を隔てて形成された第2導電型の第1 のソース領域およびドレイン領域を有するMOS型トラ ンジスタであり、

第2の能動素子は、第2の活性領域の主表面から前記埋 込酸化膜と所定の距離を隔てて形成された第2導電型の 第2のソース領域およびドレイン領域を有するMOS型 トランジスタであり、

前記不純物層に印加される電圧は、半導体基板に対して 逆バイアスであることを特徴とする請求項1記載の半導 体装置。

【請求項5】 分離絶縁膜下の半導体層表面から埋込酸 化膜に到達し、互いに隣接して逆バイアスとなる電圧が それぞれ印加される第1導電型の第1の不純物領域およ 50 上を覆うマスクを形成して前記半導体層主表面から底部

び第2の導電型の第2の不純物領域をさらに備え、

第1の能動素子は、第1の活性領域の主表面から埋込酸 化膜に到達し、いずれか一方が前記第1の不純物領域と 隣接する第2導電型の第1のソース領域およびドレイン 領域を有するMOS型トランジスタであり、

第2の能動素子は、第2の活性領域の主表面から前記埋 込酸化膜に到達し、いずれか一方が前記第2の不純物領 域と隣接する第1導電型の第2のソース領域およびドレ イン領域を有するMOS型トランジスタであり、

10 不純物層に印加される電圧は、半導体基板に対して逆バ イアスであることを特徴とする請求項1記載の半導体装 置。

【請求項6】 分離絶縁膜下の半導体層表面から埋込酸 化膜に到達し、互いに隣接して逆バイアスとなる電圧が それぞれ印加される第1導電型の第1の不純物領域およ び第2の導電型の第2の不純物領域をさらに備え、

第1の能動素子は、前記第1の不純物領域と隣接する第 2導電型の第3の不純物領域と、この第3の不純物領域 に隣接する第1導電型の第4の不純物領域を備えたダイ 20 オードであり、

第2の能動素子は、前記第2の不純物領域と隣接する第 1 導電型の第5の不純物領域と、この第5の不純物領域 に隣接する第2導電型の第6の不純物領域を備えたダイ オードであり、

不純物層に印加される電圧は、半導体基板に対して逆バ イアスであることを特徴とする請求項1記載の半導体装 置。

【請求項7】 不純物層が活性領域の下まで延在するこ とを特徴とする請求項1ないし請求項6のいずれか一項

【請求項8】 第1の能動素子および第2の能動素子が 形成された機能ブロックと異なる機能ブロックをさらに 備えたことを特徴とする請求項1ないし請求項7のいず れか一項に記載の半導体装置。

【請求項9】 半導体基板表面上に埋込酸化膜を介して 形成された半導体層を有するSOI基板の前記半導体基 板表面に不純物層を形成する工程と、

前記半導体層の主表面に配設された第1および第2の活 性領域を取り囲み、その下に前記半導体層の一部が残る 40 分離絶縁膜を形成する工程と、

前記第1の活性領域に、第1の能動素子を形成する工程

前記第2の活性領域に、第2の能動素子を形成する工程

前記不純物層に接続する配線を形成する工程とを備えた 半導体装置の製造方法。

【請求項10】 第1の能動素子と第2の能動素子は、 同一導電型を有するMOS型トランジスタであり、

分離絶縁膜を形成する工程は、半導体層の活性領域表面

を残してエッチングし、活性領域を取り囲む溝を形成する工程と、

全面に絶縁膜を形成する工程と、

前記マスク表面上の前記絶縁膜を除去する工程と、前記マスクを除去する工程とを備え、

前記溝を形成する工程の後、前記絶縁膜を形成する工程の前に、前記溝下の前記半導体層中に前記半導体層と同一導電型で高濃度の不純物をイオン注入する工程をさらに備えたことを特徴とする請求項9記載の半導体装置の製造方法。

【請求項11】 第1の能動素子は第1の導電型を有するMOS型トランジスタで、第2の能動素子は第2の導電型を有するMOS型トランジスタであり、

分離絶縁膜を形成する工程の後、第1の能動素子を形成 する工程の前に、

前記第1の能動素子の前記分離絶縁膜上に開口を有する 第1のマスクを形成する工程と、

全面に第2の導電型を有する不純物を全面にイオン注入 して、前記第1の能動素子の前記分離絶縁膜下の半導体 層に第1の不純物領域を形成する工程と、

前記第1のマスクを除去する工程と、

前記第1の能動素子の前記分離絶縁膜上に開口を有する 第1のマスクを形成する工程と、

全面に第2の導電型を有する不純物を全面にイオン注入 して、前記第1の能動素子の前記分離絶縁膜下の半導体 層に第1の不純物領域を形成し、前記第1のマスクを除 去する工程と、

前記第2の能動素子の前記分離絶縁膜上に開口を有する 第2のマスクを形成する工程と、

全面に第1の導電型を有する不純物を全面にイオン注入 30 して、前記第2の能動素子の前記分離絶縁膜下の半導体層に第2の不純物領域を形成し、前記第2のマスクを除去する工程とを備えたことを特徴とする請求項10記載の半導体装置の製造方法。

【請求項12】 半導体基板表面上に埋込酸化膜を介して形成された半導体層の主表面に配設された第1および第2の活性領域表面上を覆うマスクを形成して前記半導体層主表面から底部を残してエッチングし、前記第1および第2の活性領域を取り囲む溝を形成する工程と、

前記溝下の前記半導体基板中に不純物をイオン注入して、前記半導体基板の表面に不純物層を形成する工程と 全面に絶縁膜を形成する工程と、

前記マスク表面上の前記絶縁膜を除去する工程と、 前記マスクを除去する工程と、

前記第1の活性領域に、第1の能動素子を形成する工程 レ

前記第2の活性領域に、第2の能動素子を形成する工程と、

前記不純物層に接続する配線を形成する工程とを備えた半導体装置の製造方法。

【請求項13】 第1の能動素子と第2の能動素子は、同一導電型を有するMOS型トランジスタであり、 講を形成する工程の後、絶縁膜を形成する工程の前に、 溝下の半導体層中に前記半導体層と同一導電型で高濃度 の不純物をイオン注入する工程をさらに備えたことを特

徴とする請求項12記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、SOI(Silico n On Insulator)構造の半導体装置およびその製造方法 に関し、特に、その底面が埋込酸化膜まで到達しない分離絶縁膜(以下パーシャルSTI(Partial Shallow Trench Isolation)と称す)を有する半導体装置およびその製造方法に関するものである。

[0002]

【従来の技術】半導体基板、埋込酸化膜および半導体層からなるSOI構造を有する半導体装置は、埋込酸化膜と、その底面が埋込酸化膜まで到達する素子分離(以下フルSTI (Full Shallow Trench Isolation)と称

20 す) によって、活性領域が取り囲まれているため、CM OSトランジスタを形成してもラッチアップが起こる心 配がなく、また、ソース・ドレイン領域が埋込酸化膜に 接しているため、半導体基板表面に直接トランジスタが 形成された半導体装置に比べて接合容量が小さく、高速 動作が可能であるとともに、スタンバイ時のリーク電流 も小さくなり、消費電力を抑制することができるという 利点を有している。しかし、埋込酸化膜表面上に形成さ れた半導体層の膜厚が、例えばO.15μm以上ある場 合には、衝突電離現象によって発生するキャリア(nM OSではホール、pMOSでは電子) がチャネル形成領 域の下方の半導体層内に溜まり、これによりキンクが発 生したり、動作耐圧が劣化したり、また、チャネル領域 の電位が安定しないために遅延時間の周波数依存性が出 る等の基板浮遊効果により生ずる種々の問題点があるた め、一般的にはチャネル形成領域の電位を固定してい る。特開昭58-124,243号公報には、このよう に、チャネル形成領域の電位が固定された半導体装置が 開示されている。

【0003】近年では、さらに各トランジスタ毎にチャ 40 ネル形成領域の電位を固定するのではなく、同一導電型 の複数のトランジスタのチャネル形成領域の電位を一括 して固定するために、パーシャルSTIによって分離を 行って微細化を図っており、この構造は、IEEE Interna tional SOI Conference,Oct.1997などに開示されてい る。

【0004】図26は従来の半導体装置を示す上面図であり、図において、104は分離絶縁膜、106はゲート電極、107および108はソース・ドレイン領域、109は配線である。図に示したように、パーシャルS TIの場合、同一導電型の複数のトランジスタに対し

1

て、チャネル形成領域の電位を固定するための配線10 9が形成されいる。図27は従来の半導体装置を示す断 面図であり、図26のX-X断面における断面図であ る。図において、101は半導体基板、102は埋込酸 化膜、1010はチャネル形成領域、105はゲート絶 縁膜、103は半導体層、1011はチャネルカット層 である。図に示したように、隣接する二つのトランジス 夕間の分離絶縁膜104は埋込酸化膜102に到達して おらず、分離絶縁膜104下には、チャネル形成領域1 010と同一導電型の高濃度の不純物を含むチャネルカ ット層1011が形成されている。そして、二つのチャ ネル形成領域1010が、チャネルカット層1011を 介してつながった状態となっており、これが配線109 と接続してチャネル形成領域1010の電位を固定して いる。

[0005]

【発明が解決しようとする課題】しかしながら、パーシ ャルSTI構造では、素子間分離耐圧が低いため、隣接 するトランジスタのソース・ドレイン領域に接続するそ れぞれの配線 (図示せず) のいずれか一方にソース電 圧、他方にドレイン電圧が印加されるなど、チャネルカ ット層を介して隣接するソース・ドレイン領域間に電位 差が発生する場合には、チャネルカット層に比較的大き なリーク電流が流れることがあるため、素子間分離幅を 大きく取らなければならず、微細化を妨げてしまうとい う問題点があった。

【0006】図28は従来の半導体装置を示す断面図で あり、図26のY-Y断面における断面図である。この 図からもわかるように、隣接するトランジスタのソース ・ドレイン領域間は分離絶縁膜104が埋込酸化膜10 30 2に達していないため、チャネルカット層1011を介 してリーク電流が流れることがある。

【0007】本発明は、上記した課題を解決するために なされたもので、複数のトランジスタのチャネル形成領 域の電圧を一括して固定することができるパーシャルS TI構造の分離絶縁膜を備えた半導体装置において、こ の分離絶縁膜下のチャネルカット層を介して流れるリー ク電流を抑制し、分離特性および耐圧の向上した半導体 装置およびその製造方法を得ることを目的とするもので ある。

[0008]

【課題を解決するための手段】この発明に係る半導体装 置は、半導体基板と、埋込酸化膜と、半導体層からなる SOI基板を備え、半導体層の主表面に配設された第1 および第2の活性領域を取り囲み、埋込酸化膜と所定の 距離を隔てて形成された分離絶縁膜と、第1の活性領域 に形成された第1の能動素子と、第2の活性領域に形成 された第2の能動素子と、埋込酸化膜との界面近傍の半 導体基板の一主面に形成された不純物層と、不純物層に 電気的に接続する配線とを備えたことを特徴とするもの 50

であり、不純物層が形成されているため、分離絶縁膜を 介して隣接するトランジスタ間に電位差が発生しても、 この部分でのリーク電流の発生を抑制することができる とともに、耐圧を高くすることができる。

【0009】さらに、不純物層および半導体層は第1の 導電型であり、第1の能動素子は、第1の活性領域の主 表面から埋込酸化膜に到達する第2導電型の第1のソー ス領域およびドレイン領域を有するMOS型トランジス タであり、第2の能動素子は、第2の活性領域の主表面 から埋込酸化膜に到達する第2導電型の第2のソース領 域およびドレイン領域を有するMOS型トランジスタで あり、不純物層および分離絶縁膜下の半導体層の電位が 固定されていることを特徴とするもので、分離絶縁膜下 の半導体層の電位を固定するとともに、半導体基板表面 の不純物層をトランジスタと逆導電型で形成して電位固 定しているため、分離絶縁膜を介して隣接するトランジ スタのソース・ドレイン領域間に電位差が発生しても、 この部分でのリーク電流の発生を抑制することができる とともに、耐圧を高くすることができる。

【0010】また、不純物層および半導体層は第1の導 電型であり、第1の能動素子は、第1の活性領域の主表 面から埋込酸化膜に到達する第2導電型の第1のソース 領域およびドレイン領域を有するMOS型トランジスタ であり、第2の能動素子は、第2の活性領域の主表面か ら埋込酸化膜に到達する第2導電型の第2のソース領域 およびドレイン領域を有するMOS型トランジスタであ り、不純物層の電位が固定され、分離絶縁膜下の半導体 層の電位が固定されていないことを特徴とするもので、 分離絶縁膜下の半導体層の電位を固定せずに、隣接する トランジスタのチャネル形成領域をフローティングにし て共用することによって、互いのしきい値電圧を精度よ くそろえることができるとともに、分離絶縁膜下の半導 体基板表面に、トランジスタと逆導電型の不純物層を形 成して電位固定しているため、分離絶縁膜を介して隣接 するトランジスタのソース・ドレイン領域間に電位差が 発生しても、この部分でのリーク電流の発生を抑制する ことができるとともに、耐圧を高くすることができる。 【0011】また、半導体層は第1の導電型で、不純物 層は第2の導電型であり、第1の能動素子は、第1の活 40 性領域の主表面から埋込酸化膜と所定の距離を隔てて形 成された第2導電型の第1のソース領域およびドレイン 領域を有するMOS型トランジスタであり、第2の能動 素子は、第2の活性領域の主表面から埋込酸化膜と所定 の距離を隔てて形成された第2導電型の第2のソース領 域およびドレイン領域を有するMOS型トランジスタで あり、不純物層に印加される電圧は、半導体基板に対し て逆バイアスであることを特徴とするもので、ソース・ ドレイン領域が埋込酸化膜まで達していない構造の場合 に、半導体基板に対して逆バイアスがかかる電圧を不純 物層に印加することによって、分離絶縁膜を介して隣接

するトランジスタのソース・ドレイン領域間に電位差が 発生しても、この部分でのリーク電流の発生を抑制する ことができるとともに、耐圧を高くすることができる。 【0012】また、分離絶縁膜下の半導体層表面から埋 込酸化膜に到達し、互いに隣接して逆バイアスとなる電 圧がそれぞれ印加される第1導電型の第1の不純物領域 および第2の導電型の第2の不純物領域をさらに備え、 第1の能動素子は、第1の活性領域の主表面から埋込酸 化膜に到達し、いずれか一方が第1の不純物領域と隣接 する第2導電型の第1のソース領域およびドレイン領域 を有するMOS型トランジスタであり、第2の能動素子 は、第2の活性領域の主表面から埋込酸化膜に到達し、 いずれか一方が第2の不純物領域と隣接する第1導電型 の第2のソース領域およびドレイン領域を有するMOS 型トランジスタであり、不純物層に印加される電圧は、 半導体基板に対して逆バイアスであることを特徴とする もので、第1、第2の不純物領域および不純物層の電位 を固定しているため、分離絶縁膜を介して隣接するソー ス・ドレイン領域間に電位差が発生しても、この部分で のリーク電流の発生を抑制するとともに、耐圧を高くす 20 ることができる。

【0013】また、分離絶縁膜下の半導体層表面から埋 込酸化膜に到達し、互いに隣接して逆バイアスとなる電 圧がそれぞれ印加される第1 導電型の第1の不純物領域 および第2の導電型の第2の不純物領域をさらに備え、 第1の能動素子は、第1の不純物領域と隣接する第2導 電型の第3の不純物領域と、この第3の不純物領域に隣 接する第1導電型の第4の不純物領域を備えたダイオー ドであり、第2の能動素子は、第2の不純物領域と隣接 する第1導電型の第5の不純物領域と、この第5の不純 30 物領域に隣接する第2導電型の第6の不純物領域を備え たダイオードであり、不純物層に印加される電圧は、半 導体基板に対して逆バイアスであることを特徴とするも ので、第1、第2の不純物領域および不純物層を形成し て電位を固定しているため、分離絶縁膜を介して隣接す るダイオードの逆導電型の不純物領域間に電位差が発生 しても、この部分でのリーク電流の発生を抑制するとと もに、耐圧を高くすることができる。

【0014】さらに、不純物層が活性領域の下まで延在 することを特徴とするものであり、半導体基板表面に形 成された不純物層によって、ソース・ドレイン領域形成 の際に注入された不純物が、埋込酸化膜を突き抜けて半 導体基板にまで達しても、不純物層に取り込まれて電位 固定されるため、回路誤動作の原因になる恐れがなく、 半導体装置の信頼性が向上するという効果を奏する。

【0015】加えて、第1の能動素子および第2の能動 素子が形成された機能ブロックと異なる機能ブロックを さらに備えたことを特徴とするものであり、機能ブロッ クの中で、チャネル形成領域の電位を共通に固定する必 要が有る部分には、パーシャルSTIで分離された第1 50 動素子の分離絶縁膜下の半導体層に第2の不純物領域を

および第2の能動素子が、必要とされる機能に応じて形 成され、それに合わせた不純物層の導電型および印加す る電圧を決定することができる。

【0016】また、半導体基板表面上に埋込酸化膜を介 して形成された半導体層を有するSOI基板の半導体基 板表面に不純物層を形成する工程と、半導体層の主表面 に配設された第1および第2の活性領域を取り囲み、そ の下に半導体層の一部が残る分離絶縁膜を形成する工程 と、第1の活性領域に、第1の能動素子を形成する工程 と、第2の活性領域に、第2の能動素子を形成する工程 と、不純物層に接続する配線を形成する工程とを備えた ものであり、配線を介して不純物層の電位が固定できる 半導体装置を製造することができる。さらに、不純物層 を分離領域のみでなく、活性領域下にまで形成すること ができるため、不純物領域形成の際にイオン注入された 不純物が、埋込酸化膜を突き抜けて半導体基板にまで達 しても、不純物層に取り込んでしまうため、回路誤動作 の原因になる恐れがなく、信頼性の向上した半導体装置 の製造方法を得ることができる。

【0017】さらに、第1の能動素子と第2の能動素子 は、同一導電型を有するMOS型トランジスタであり、 分離絶縁膜を形成する工程は、半導体層の活性領域表面 上を覆うマスクを形成して半導体層主表面から底部を残 してエッチングし、活性領域を取り囲む溝を形成する工 程と、全面に絶縁膜を形成する工程と、マスク表面上の 絶縁膜を除去する工程と、マスクを除去する工程とを備 え、溝を形成する工程の後、絶縁膜を形成する工程の前 に、溝下の半導体層中に半導体層と同一導電型で高濃度 の不純物をイオン注入する工程をさらに備えたことを特 徴とするもので、分離絶縁膜下の半導体層に半導体層よ りも高濃度の不純物をイオン注入してチャネルカット層 を形成しているため、分離特性がより一層向上した半導 体装置を得ることができる。

【0018】また、第1の能動素子は第1の導電型を有 するMOS型トランジスタで、第2の能動素子は第2の 導電型を有するMOS型トランジスタであり、分離絶縁 膜を形成する工程の後、第1の能動素子を形成する工程 の前に、第1の能動素子の分離絶縁膜上に開口を有する 第1のマスクを形成する工程と、全面に第2の導電型を 有する不純物を全面にイオン注入して、第1の能動素子 の分離絶縁膜下の半導体層に第1の不純物領域を形成す る工程と、第1のマスクを除去する工程と、第1の能動 素子の分離絶縁膜上に開口を有する第1のマスクを形成 する工程と、全面に第2の導電型を有する不純物を全面 にイオン注入して、第1の能動素子の分離絶縁膜下の半 導体層に第1の不純物領域を形成し、第1のマスクを除 去する工程と、第2の能動素子の分離絶縁膜上に開口を 有する第2のマスクを形成する工程と、全面に第1の導 電型を有する不純物を全面にイオン注入して、第2の能 形成し、第2のマスクを除去する工程とを備えたことを 特徴とするもので、pMOSトランジスタとnMOSト ランジスタのソース・ドレイン領域の一方と、分離絶縁 膜下に形成された第1、第2の不純物領域がpnpnと なるように配設された半導体装置を得ることができる。 【0019】また、半導体基板表面上に埋込酸化膜を介 して形成された半導体層の主表面に配設された第1およ び第2の活性領域表面上を覆うマスクを形成して半導体 層主表面から底部を残してエッチングし、第1および第 2の活性領域を取り囲む溝を形成する工程と、溝下の半 導体基板中に不純物をイオン注入して、半導体基板の表 面に不純物層を形成する工程と全面に絶縁膜を形成する 工程と、マスク表面上の絶縁膜を除去する工程と、マス クを除去する工程と、第1の活性領域に、第1の能動素 子を形成する工程と、第2の活性領域に、第2の能動素 子を形成する工程と、不純物層に接続する配線を形成す る工程とを備えたものであり、配線を介して不純物層の 電位が固定できる半導体装置を製造することができる。 【0020】さらに、第1の能動素子と第2の能動素子

は、同一導電型を有するMOS型トランジスタであり、 溝を形成する工程の後、絶縁膜を形成する工程の前に、 溝下の半導体層中に半導体層と同一導電型で高濃度の不 純物をイオン注入する工程をさらに備えたことを特徴と するもので、分離絶縁膜下の半導体層に半導体層よりも 高濃度の不純物をイオン注入してチャネルカット層を形 成しているため、分離特性がより一層向上した半導体装 置を得ることができる。

[0021]

【発明の実施の形態】実施の形態1. 図1はこの発明の 実施の形態1に係る半導体装置の断面図であり、図1に 30 おいて、1はp型の半導体基板、2は埋込酸化膜、3は 半導体層、4は分離絶縁膜、5はゲート絶縁膜、6はゲ ート電極、7、8、71および81はソース・ドレイン 領域、9および91は配線、10はチャネル形成領域、 11はチャネルカット層、12は不純物層、13はサイ ドウォール、14および141は層間絶縁膜、15およ び151はコンタクトホールであり、ソース・ドレイン 領域7、8、71、81およびチャネルカット層11は 半導体層3に不純物を注入して形成されている。半導体 基板1、埋込酸化膜2および半導体層3は、いわゆるS OI基板を構成しており、その形成方法は、張り合わせ 法やSIMOX法など、いずれの方法でもかまわない。 【0022】半導体層3の厚さが30~200nm程 度、埋込酸化膜2の膜厚が0.04~0.4μm程度の 場合、チャネルカット層11はボロンなどのp型不純物 を1×10¹⁷~1×10¹⁸/cm³程度、不純物層12 はボロンなどのp型の不純物を1×10¹⁷~1×10¹⁹ /cm3程度、チャネル形成領域10はボロンなどのp 型不純物を1×10¹⁷~1×10¹⁸/cm³程度をそれ ぞれ含んでいる。チャネルカット層11の濃度は、チャ 50 ル形成領域と同程度でもよいが、さらに高濃度の方が、

10 ネル形成領域10と同じにしてもよいが、濃度が高いほ ど分離特性は向上する。また、ソース・ドレイン領域7 および8はヒ素などのn型不純物を1×10¹⁹~1×1 0²¹/cm³程度含み、ソース・ドレイン領域71およ び81はリンやひ素などのn型不純物を1×10¹⁷~1 ×10²⁰/cm³程度含んで埋込酸化膜2まで延び、L DD (Lightly Doped Drain) 構造となっている。ゲー ト電極6は、リンなどのn型不純物を2~15×1020 /cm3程度含んだポリシリコンで形成されているが、 これ以外にも、不純物を含んだポリシリコンとWS ix などの金属シリサイド層との積層構造でも、W、Mo、 Cu、Alなどの金属でもよい。また、ゲート電極6お よびソース・ドレイン領域7および8の表面にはコバル トシリサイドが形成されていてもよい(図示せず)。 【0023】半導体層3に形成されたチャネルカット層 11とシリコン酸化膜などの分離絶縁膜4からなる部分 分離領域によって、トランジスタが1個または複数個形 成された活性領域が取り囲まれて互いに分離されてお り、分離幅は200nm~500nm程度である。ま た、分離絶縁膜4の膜厚は、その下のチャネルカット層 11の膜厚が10~100nm程度となるように設定す る。そして、分離絶縁膜4の上面は半導体層3の表面と 同一であることが微細加工上好ましいが、半導体層3が 薄い場合は、チャネルカット層11の膜厚を十分に残そ うとすると、素子分離に必要な膜厚を取ることが難しく なるため、分離絶縁膜4の上面を半導体層3表面よりも 高く形成した方が素子分離性能が向上する。また、半導 体層3と分離絶縁膜4との間には、必要に応じて5~3 Onm程度のシリコン酸化膜が形成されている (図示せ ず)。ここでは、分離領域にシリコン酸化膜を用いてい るが、シリコン窒化膜、シリコン酸化窒化膜やシリコン 酸化弗化膜(SiOF)など、他の絶縁膜でもかまわな い。ゲート絶縁膜5としては、SiO2、SiON、S i O2/Si3N4/SiO2 (ONO) 構造、Ta

2O5、A 1 2O 3などがある。 【0024】また、図2はこの発明の実施の形態1にか かる半導体装置の上面図であり、図1は、図2に示した A-A断面における断面図である。図2において、92 ないし94は配線、111は不純物領域である。配線9 2はゲート電極6に電気的に接続してゲート電圧を与 え、配線93は不純物領域111に電気的に接続してい る。図3は、この発明の実施の形態1に係る半導体装置 の断面図であり、図2に示したB-B断面における断面 図である。 図において、152はコンタクトホールであ る。図を参照して、不純物領域111には、配線93を 通って電圧が印加され、チャネルカット層11を介して 接続するチャネル形成領域10の電位を固定する。不純 物領域111はチャネル形成領域10と同一導電型の不 純物を含んでおり、その不純物濃度については、チャネ

低抵抗に抑えることができる。

【0025】また、図4はこの発明の実施の形態1に係る半導体装置の断面図であり、図2に示したC-C断面における断面図である。図において、95は配線、153および154はコンタクトホールである。図を参照して、配線94は層間絶縁膜14および141に形成されたコンタクトホール153内を埋め込んで形成されており、半導体層3、埋込酸化膜2に形成された配線95を介して、不純物層12に接続し、不純物層12の電位を固定している。不純物層12と、チャネル形成領域10はそれぞれに制御されるため、この配線95が形成されるためのコンタクトホール154が形成される半導体層3の周囲を取り囲む分離絶縁膜4は、すべてフルSTIであり、素子が形成された半導体層3とは完全に分離されている。

【0026】図5はこの発明の実施の形態1に係る半導体装置に含まれる不純物の濃度分布を示すグラフであり、図1に示したD-D断面で半導体層3、埋込酸化膜2および半導体基板1に含まれる不純物の濃度分布を示20している。不純物層12を形成するために注入されたボロンは、様々な工程の熱処理によって表面へと偏析するため、図に示したような分布を有している。

【0028】図6は、この発明の実施の形態1に係る半導体装置のリーク電流を示すグラフであり、図1に示した半導体装置において、半導体層3の膜厚を0.15μm、埋込酸化膜2の厚さを40nm、分離絶縁膜4の幅を0.2μmとしてシミュレーションしたものである。このグラフにおいては、分離絶縁膜4を介して隣接するトランジスタのソース・ドレイン領域7および71と、8および81との間に発生する電位差を横軸、この間に発生したリーク電流を縦軸に取ったものである。図中、○は不純物層12が形成されていない場合、□は不純物層12に1Vを印加した場合をそれぞれ表している。この図から、

不純物層12を形成することによって、リーク電流が減少し、耐圧も向上していることがわかる。

【0029】この実施の形態においては、不純物層12 が全面に形成された図によって説明を行ったが、不純物 層12は、素子分離としてパーシャルSTIが用いられ ている部分の下部だけに形成されていれば、分離特性を 向上させることができる。また、ここでは、nMOSト ランジスタが隣接する部分の一例について説明を行った が、pMOSトランジスタが隣接する部分でも同様であ り、同一導電型のソース・ドレイン領域7、71および 8、81がパーシャルSTIを介して隣接している部分 で、回路配置によって電位差が生まれる部分にはすべて 適用できる。pMOSトランジスタの場合は、半導体基 板1を除く各不純物領域の導電型が逆になり、印加する 電圧もそれぞれ、 $V_G = 0 \sim 1.8 V$ 、 $V_D = 0 \sim 1.8$ V、Vs=1.8V、VB=1.8V程度、チャネル形成 領域10には1.8V、不純物層12には±1Vとなる が、ゲート電極6のポリシリコンに含まれる不純物につ いてはn型の場合もある。さらに、この実施の形態にお いては、配線9および91~94の配置についての一例 を示しているが、回路の構成によって、トランジスタと の間に形成される層間絶縁膜の層数、配置などは異なる ものであり、また、一つの活性領域に一つのトランジス タが形成された半導体装置を用いて説明を行っている が、特にこれに限られるものではない。

【0030】この半導体装置によれば、埋込酸化膜上に 形成され、同一導電型を有する複数のトランジスタを互 いに分離するパーシャルSTI構造の分離絶縁膜4下の 半導体基板表面に、トランジスタと逆導電型の不純物層 を形成して電位固定しているため、分離絶縁膜を介して 隣接するトランジスタのソース・ドレイン領域間に電位 差が発生しても、この部分でのリーク電流の発生を抑制 することができるとともに、耐圧を高くすることがで き、微細化されても分離特性が向上した半導体装置を得 ることができる。また、不純物層12が分離絶縁膜下の みでなく、ソース・ドレイン領域71および81下まで 延びて形成されている場合は、ソース・ドレイン領域形 成の際に注入された不純物が、埋込酸化膜2を突き抜け て半導体基板1にまで達しても、不純物層12に取り込 まれて電位が固定されているため、回路誤動作の原因に なる恐れがなく、半導体装置の信頼性が向上するという 効果を奏する。

【0031】また、センスアンプ(交差結合型アンプ)などとして使用されるトランジスタは高い感度が要求されるので、隣接するトランジスタのチャネル形成領域をフローティングにして共用することによって、互いのしきい値電圧を精度よくそろえることができる。このような場合は、他のトランジスタの影響を受けないようにするため、共用したいトランジスタ間の分離のみをパーシ50 ャルSTIとし、他の部分との分離はフルSTIとす

る。よって、チャネル形成領域をフローティングにする 部分の断面図は図1に示したものと同様である。図7 は、この発明の実施の形態1に係る半導体装置のリーク 電流を示すグラフであり、図1に示した半導体装置にお いて、半導体層3の膜厚を0.15μm、埋込酸化膜2 の厚さを40nm、分離絶縁膜4の幅を0.2 mmとし てシミュレーションしたものであり、チャネル形成領域 10には電圧が印加されていない、すなわち、ボディー がフローティングの状態である。このグラフにおいて は、分離絶縁膜4を介して隣接するトランジスタのソー ス・ドレイン領域7および71と、8および81との間 に発生する電位差を横軸、この間に発生したリーク電流 を縦軸に取ったものである。図中、〇は不純物層12が 形成されていない場合、▲は不純物層12に1Vを印加 した場合をそれぞれ表している。この図から、不純物層 12を形成して1Vを印加することによって、耐圧が向 上していることがわかる。ここでは、チャネル形成領域 をフローティングにする例としてセンスアンプをあげて いるが、センスアンプとして使用されるトランジスタで あってもチャネル形成領域の電位を固定する場合がある 20 ことは言うまでもない。

13

【0032】ここでは、nMOSトランジスタが隣接する部分の一例について説明を行ったが、pMOSトランジスタが隣接する部分でも同様であり、同一導電型のソース・ドレイン領域7、71および8、81がパーシャルSTIを介して隣接している部分で、回路配置によって電位差が生まれる部分にはすべて適用できる。pMOSトランジスタの場合は、各不純物領域の導電型が逆になり、印加する電圧もそれぞれ、V6=0~1.8V、Vn=0~1.8V、Vs=1.8V、B=1.8V程度、不純物層12には-1Vとなり、配線93および不純物領域111は形成されても、されなくてもよい。

においては、埋込酸化膜上に形成され、同一導電型を有する複数のトランジスタを互いに分離するパーシャル STI構造の分離絶縁膜を介して隣接するトランジスタのチャネル形成領域を、フローティングにして共用することによって、互いのしきい値電圧を精度よくそろえることができるとともに、分離絶縁膜下の半導体基板表面に、トランジスタと逆導電型の不純物層を形成して電位 40 固定しているため、分離絶縁膜を介して隣接するトランジスタのソース・ドレイン領域間に電位差が発生しても、この部分でのリーク電流の発生を抑制することができるとともに、耐圧を高くすることができ、微細化されても分離特性が向上した半導体装置を得ることができる。

【0034】次にこの発明の実施の形態1に係る半導体 装置の製造方法について説明する。図8~図13は、実 施の形態1を示す半導体装置の製造方法の一工程を示す 断面図である。図を参照して、半導体基板1の表面上に 50

埋込酸化膜2および半導体層3を備えたSOI基板の表 面上からnMOSの場合はボロンなどのp型の不純物、 pMOSの場合はリンなどのn型の不純物をイオン注入 して、半導体基板1が埋込酸化膜2に接する部分に不純 物層12を形成する。 図8はこの工程が終わった段階の 半導体装置を示す断面図である。この時の注入条件は埋 込酸化膜2の膜厚によって異なり、ボロンなどのp型不 純物は、埋込酸化膜厚が0.04 μm程度の場合は20 0~300keV、1×10¹³~1×10¹⁴/cm²程 度、埋込酸化膜厚が0.4 μm程度の場合は500~6 00keV、1×10¹³~1×10¹⁴/cm²程度であ る。また、リンなどのn型不純物の注入条件は、埋込酸 化膜厚が0.04μm程度の場合は200~300ke V、1×10¹²~1×10¹⁴/cm²程度、埋込酸化膜 厚が0.4μm程度の場合は500~600keV、1 ×10¹³~1×10¹⁴/cm²程度である。不純物層1 2の形成は、イオン注入法に限らず、プラズマドーピン グ法やクラスタイオンビーム法などでもかまわない。 【0035】図9において、31はシリコン酸化膜、3 2はシリコン窒化膜、41は溝である。図を参照して、 半導体層3の表面上に5~30nm程度の膜厚を有する シリコン酸化膜31と、100~300 nm程度の膜厚 を有するシリコン窒化膜32を形成し、フォトレジスト マスク (図示せず) を用いて分離領域上のシリコン窒化 膜32およびシリコン酸化膜31を異方性エッチングに より選択的に除去する。そして、フォトレジストマスク を除去した後にシリコン窒化膜32をマスクとして半導 体基板1を異方性エッチングし半導体基板1の表面に、 深さ100~500nm程度の溝41を形成する。この 溝の幅は100~500nm程度である。その後、nM OSの場合はボロンなどのp型不純物、pMOSの場合 はリンやヒ素などのn型不純物を10~20KeV、5 ×10¹²~1×10¹³/c m²程度で全面にイオン注入 して、チャネルカット層11を形成する。図9はこの工 程が終わった段階での半導体装置の素子を示す断面図で ある。

14

【0036】不純物層12を分離領域のみに形成する場合は、チャネルカット層11の形成と同様、溝41が形成された段階で行えばよい。この時の注入条件は埋込酸化膜2の膜厚によって異なり、ボロンなどのp型不純物は、埋込酸化膜厚が0.04 μ m程度の場合は150~200keV、 $1\times10^{13}\sim1\times10^{14}/c$ m²程度、埋込酸化膜厚が0.4 μ m程度の場合は450~550keV、 $1\times10^{13}\sim1\times10^{14}/c$ m²程度である。また、リンなどのn型不純物の注入条件は、埋込酸化膜厚が0.04 μ m程度の場合は150~250keV、 $1\times10^{12}\sim1\times10^{14}/c$ m²程度、埋込酸化膜厚が0.4 μ m程度の場合は450~550keV、 $1\times10^{12}\sim1\times10^{14}/c$ m²程度である。

の 【0037】次に減圧CVD法により全面にシリコン酸

化膜を300nm~800nm程度の膜厚で形成してか ら(図示せず)、シリコン窒化膜32をストッパーとし たCMP (Chemical Mechanical Polishing) 法によっ て、シリコン窒化膜32表面上のシリコン酸化膜を除去 し、溝2とシリコン窒化膜32からなる開口の内部のみ にシリコン酸化膜を残す。その後、熱リン酸によるウェ ットエッチングでシリコン窒化膜32を除去した後、シ リコン酸化膜31を除去して、分離絶縁膜4が形成され る。図10はこの工程が終わった段階での断面図であ る。チャネルカット層11や不純物層12については、 この段階でイオン注入して形成してもかまわない。図1 1はこの段階における半導体装置の素子に含まれる不純 物の濃度分布を示すグラフであり、図10に示したE-**E断面における不純物濃度分布を示している。この段階** で、800~1100℃程度で焼き締め工程を行うこと によって、分離絶縁膜4がシリコン酸化膜で形成されて いる場合は、膜質を緻密にすることができるとともに、 不純物層12表面の不純物濃度が上がり、抵抗を下げる ことができる。図12はこの段階における半導体装置の 素子に含まれる不純物の濃度分布を示すグラフであり、 図10に示したE-E断面における不純物濃度分布を示 している。そして、熱酸化によるシリコン酸化膜を全面 に形成してから(図示せず)、nMOSの場合はボロン や弗化ボロン、pMOSの場合リンやヒ素などの不純物 10^{2} Cm^2 程度で全面にイオン注入して、チャネル形成領域10に しきい値を調整する不純物を導入する(図示せず)。シ リコン酸化膜は、イオン注入の際のダメージから、半導 体基板表面を保護するためのものであり、イオン注入後 に除去する。

【0038】次に、ゲート絶縁膜5として、例えば、シ リコン酸化膜を7~10nm程度の膜厚で半導体基板1 表面全体に熱酸化によって形成してから、ゲート電極6 となるポリシリコン層を、CVD法によって150~3 00nm程度全面に形成した後、フォトレジストマスク (図示せず)を用いた異方性エッチングによってパター ニングすることで、ゲート電極となるポリシリコン層6 を形成する。そして、フォトレジストマスクを用いて、 nMOSの場合にはリンやヒ素、pMOSの場合にはボ 13~5×1014/cm²程度でそれぞれイオン注入し て、ソース・ドレイン領域71および81を形成する。 図13はこの工程が終わった段階での半導体装置の素子 を示す断面図である。

【0039】次に、CVD法により全面にシリコン酸化 膜を30~100 nm程度の膜厚で堆積し、エッチバッ クすることによって、サイドウォール13を形成した 後、nMOSの場合はヒ素など、pMOSの場合はボロ ンや弗化ボロンなどを10KeV、1~5×10¹⁵/c m²程度でイオン注入してソース・ドレイン領域7およ

び8を形成しする。ソース・ドレイン領域は必要に応じ てLDD構造とするため、場合によって、ソース・ドレ イン領域7および8を形成しない場合もある。 注入され た不純物は800~900℃程度で10~30分程度ア ニールすることで活性化される。また、1050℃、5 ~10秒程度のRTA(Rapid Thermal Anneal)処理を 行うと、不純物の拡散を抑制しつつ、活性化率を上げる ことができる。サイドウォール13は、シリコン酸化膜 とシリコン窒化膜の積層膜でもよく、その場合は、シリ コン酸化膜をRTO (Rapid Thermal Oxidation) で形 成してからシリコン窒化膜をCVD法で堆積し、エッチ バックして形成する。ゲート電極6やソース・ドレイン 領域7および8表面に金属シリサイド層を形成する場合 は、この段階で、全面にコバルトを堆積してRTA処理

すると、シリコンが露出した部分で反応し、金属シリサ

イド層が形成される。その後、未反応のまま残ったコバ

ルトを除去する(図示せず)。

16

【0040】そして、減圧CVD法によって、層間絶縁 膜14となるシリコン酸化膜を200nm~600nm 程度堆積してから、ソース・ドレイン領域7および71 20 に到達するコンタクトホール15をドライエッチング法 で、0.1μm~0.5μm径で開口し、その内部にC VD法によって配線材料を埋め込んだ後にパターニング し、配線9を形成する。同様にして、層間絶縁膜141 を形成し、ソース・ドレイン領域8および81に到達す るコンタクトホール151および配線91を形成する。 このようにして図1に示した半導体装置が形成される。 【0041】ここでは図示しないが、図3に示したコン タクトホール152および配線93や、図4に示したコ 30 ンタクトホール153および配線94も同様にして形成 する。また、図4に示したコンタクトホール154およ び配線95も同様にして形成されるが、形成順序につい ては、層間絶縁膜14および141を形成した後、コン タクトホール153および配線94と同時に形成しても よいし、分離絶縁膜4を形成した後やゲート電極6を形 成した後など様々な段階で形成することが可能である。 さらに、それぞれのコンタクトホールおよび配線の形成 は、必要に応じて別の工程で行ってもよく、その形成順 序も必要に応じて変更可能である。また、さらに異なる ロンやフッ化ボロンなどを20~40keV、1×10 40 層間絶縁膜と配線が上層に形成され、多層配線となる場 合もある。配線材料としては、不純物が導入されたポリ シリコンや金属などがあるが、金属が使われる場合は、 各コンタクトホールの内壁に、TiNなどのバリアメタ ルを形成して、半導体層3へ金属が拡散するのを防止す る。

> 【0042】この実施の形態1に示した半導体装置の製 造方法によれば、半導体基板1、埋込酸化膜2および半 導体層3からなるSOI構造の半導体装置の半導体基板 1表面に不純物層12を形成することができるため、こ 50 の不純物層12の電位を固定することによって、パーシ

ャルSTI構造の分離絶縁膜を介して半導体層3表面に 形成された同一導電型を有するトランジスタのソース・ ドレイン領域間で電位差が発生しても、この部分でのリ ーク電流の発生を抑制することができるとともに、耐圧 を高くすることができ、微細化されても分離特性が向上 した半導体装置の製造方法を得ることができる。また、 不純物層12を分離領域のみでなく、活性領域下にまで 形成することができるため、ソース・ドレイン領域形成 の際にイオン注入された不純物が、埋込酸化膜2を突き 抜けて半導体基板1にまで達しても、不純物層12に取 10 り込んで、回路誤動作の原因になる恐れがなく、信頼性 の向上した半導体装置の製造方法を得ることができる。 【0043】実施の形態2. 図14はこの発明の実施の 形態2に係る半導体装置の断面図であり、図2に示した A-A断面における断面図である。図において121は 不純物層である。図を参照して、ソース・ドレイン領域 71および81は、埋込酸化膜2に到達しておらず、不 純物層121は、ソース・ドレイン領域と同一導電型の 不純物によって形成されている。 すなわち、半導体層3 表面にnMOSトランジスタが隣接して形成されている 場合、不純物層121は、リンなどのn型の不純物を1 ×10¹⁷~1×10²⁰/cm²程度含み、pMOSトラ ンジスタが隣接して形成されている場合、不純物層12 1は、ボロンなどのp型の不純物を $1\times10^{17}\sim1\times1$ 020/cm3程度含んでいる。これ以外の膜厚および不 純物濃度・不純物種については、実施の形態1に示した 半導体装置と同様である。この実施の形態においては、 実施の形態1と比較して、ソース・ドレイン領域71お よび81とチャネル形成領域10の接合部分の面積が増 加するため、接合容量が増加してしまうが、チャネル形 成領域10とチャネルカット層11の接合面の面積が増 加するため、チャネル形成領域10の電位固定がより確 実になるという利点を有する。

17

【0044】次に動作について説明する。図14を参照して、例えばnMOSトランジスタの場合、各電極に印加する電圧は、VG=0~1.8V、VD=0~1.8V、VD=0~1.8V、VD=0~1.8V、VS=0V程度であり、ゲート電極5下のチャネル形成領域10表面にチャネルが形成され、ソース・ドレイン領域7および71、またはソース・ドレイン領域8および81の一方がソース領域、他方がドレイン領域となり、回路として動作する。この時、チャネル形成領域10には0Vが印加されており、半導体基板1に印加される電圧VBは、不純物層121と半導体基板1の間に逆バイアスがかかる条件であればよい。これらの電圧は一例であり、ゲート絶縁膜厚やゲート長によって変動するものである。

【0045】図15は、この発明の実施の形態2に係る 半導体装置のリーク電流を示すグラフであり、図14に 示した半導体装置において、半導体層3の膜厚を0.1 5μm、埋込酸化膜2の厚さを40nm、分離絶縁膜4 の幅を0.2μmとしてシミュレーションしたものである。このグラフにおいては、分離絶縁膜4を介して隣接するトランジスタのソース・ドレイン領域7および71と、8および81との間に発生する電位差を横軸、この間に発生したリーク電流を縦軸に取ったものである。図中、○は不純物層121が形成されていない場合、□は不純物層121に1Vを印加した場合、△は不純物層121に1Vを印加した場合をそれぞれ表している。この図から、不純物層121を形成することによって、リーク電流が著しく減少していることがわかる。

18

【0046】この実施の形態においては、不純物層12 1が全面に形成された図によって説明を行ったが、不純 物層121は、素子分離としてパーシャルSTIが用い られている部分の下部だけに形成されていれば、分離特 性を向上させることができる。さらに、配線の配置、ト ランジスタとの間に形成される層間絶縁膜の層数、一つ の活性領域に形成されるトランジスタの個数などは一例 であり、これに限られるものではない。

【0047】また、図16は、この発明の実施の形態2 に係る半導体装置のリーク電流を示すグラフであり、p MOSトランジスタが隣接する部分でのリーク電流を示 すものである。pMOSの場合もnMOSの場合と同様 であり、p型のソース・ドレイン領域7、71および 8、81がパーシャルSTIを介して隣接している部分 で、回路配置によって電位差が生まれる部分にはすべて 適用できる。pMOSトランジスタの場合は、半導体基 板1を除く各不純物領域の導電型がnMOSの場合と逆 になり、印加する電圧もそれぞれ、 $V_6=0\sim1.8$ $V \setminus V_D = 0 \sim 1.8 V \setminus V_S = 1.8 V \setminus f + \lambda \nu$ 形成 領域10には1.8V程度となるが、ゲート電極6のボ リシリコンに含まれる不純物についてはn型の場合もあ る。ここでは、図14に示した半導体装置において、半 導体層3の膜厚を0.15μm、埋込酸化膜2の厚さを 40nm、分離絶縁膜4の幅を0.2 μmとしてシミュ レーションしたものである。このグラフにおいては、分 離絶縁膜4を介して隣接するトランジスタのソース・ド レイン領域7および71と、8および81との間に発生 する電位差を横軸、この間に発生したリーク電流を縦軸 に取ったものである。図中、○は不純物層121が形成 されていない場合、□は不純物層121に0.3Vを印 加した場合、△は不純物層121に−0.3 Vを印加し た場合をそれぞれ表している。この図から、不純物層1 21を形成することによって、リーク電流が著しく減少 し、耐圧も向上していることがわかる。

【0048】この実施の形態2に係る半導体装置によれば、埋込酸化膜上に形成され、同一導電型を有する複数のトランジスタのソース・ドレイン領域が埋込酸化膜まで到達していない構造において、トランジスタを互いに分離するパーシャルSTI構造の分離絶縁膜下の半導体50 基板表面に、トランジスタと同一導電型の不純物層を形

20

成して電位固定しているため、分離絶縁膜を介して隣接 するトランジスタのソース・ドレイン領域間に電位差が 発生しても、この部分でのリーク電流の発生を抑制する ことができるとともに、耐圧を高くすることができ、微 細化されても分離特性が向上した半導体装置を得ること ができる。さらに不純物層121に電圧を印加すること によって、ソース・ドレイン領域71および81とその 下の半導体層3との間の電界が緩和されるため、BTB T (Band to Band Tunneling) やトラップアシステッド ドンネリング (Trap Assisted Tunneling:TAT)、SR H (Shockley-Read-Hall) 過程、インパクトイオン化等 によるリーク電流が減少し、消費電力を低減させること ができる。また、不純物層121が分離絶縁膜下のみで なく、ソース・ドレイン領域71および81下まで延び て形成されている場合は、ソース・ドレイン領域形成の 際に注入された不純物が、埋込酸化膜2を突き抜けて半 導体基板1にまで達しても、不純物層121に取り込ま れてしまうため、回路誤動作の原因になる恐れがなく、 半導体装置の信頼性が向上するという効果を奏する。

19

【0049】また、センスアンプ(交差結合型アンプ) などとして使用されるトランジスタの場合は、実施の形 態1と同様に、隣接するトランジスタのチャネル形成領 域をフローティングにして共用してもよい。図17は、 この発明の実施の形態2に係る半導体装置のリーク電流 を示すグラフであり、図14に示した半導体装置におい て、nMOSトランジスタが隣接している場合に、半導 体層3の膜厚を0.15 μm、埋込酸化膜2の厚さを4 Onm、分離絶縁膜4の幅を0.2 mとしてシミュレ ーションしたものであり、チャネル形成領域10には電 圧が印加されていない。このグラフにおいては、分離絶 縁膜4を介して隣接するトランジスタのソース・ドレイ ン領域7および71と、8および81との間に発生する 電位差を横軸、この間に発生したリーク電流を縦軸に取 ったものである。図中、〇は不純物層121が形成され ていない場合、△は不純物層121に1Vを印加した場 合、□は不純物層121に-1Vを印加した場合をそれ ぞれ表している。この図から、不純物層121を形成し て半導体基板と逆バイアスになる電圧を印加することに よって、リーク電流が著しく減少し、耐圧も向上してい ることがわかる。

【0050】上記したように、埋込酸化膜上に形成さ れ、同一導電型を有する複数のトランジスタを互いに分 離するパーシャルSTI構造の分離絶縁膜を介して隣接 するトランジスタのソース・ドレイン領域が埋込酸化膜 まで到達していない構造で、チャネル形成領域をフロー ティングにして共用することによって、互いのしきい値 電圧を精度よくそろえることができるとともに、分離絶 縁膜下の半導体基板表面に、トランジスタと同一導電型 の不純物層を形成して電位固定しているため、分離絶縁 膜を介して隣接するトランジスタのソース・ドレイン領 50 1表面に不純物層121を形成することができ、さらに

域間に電位差が発生しても、この部分でのリーク電流の 発生を抑制することができるとともに、耐圧を高くする ことができ、微細化されても分離特性が向上した半導体 装置を得ることができる。

【0051】次にこの発明の実施の形態2に係る半導体 装置の製造方法について説明する。図18は、この発明 の実施の形態2に係る半導体装置の製造方法の一工程を 示す断面図である。まず、半導体基板1の表面上に埋込 酸化膜2および半導体層3を備えたSOI基板の表面上 から、nMOSを形成する場合はリンなどのn型の不純 物、pMOSを形成する場合はボロンなどのp型の不純 物を注入して、半導体基板1が埋込酸化膜2に接する部 分に不純物層121を形成する。図18はこの工程が終 わった段階の半導体装置を示す断面図である。この時の 注入条件は埋込酸化膜2の膜厚によって異なり、ボロン などのp型不純物は、埋込酸化膜厚が0.04μm程度 の場合は200~300keV、1×1013~1×10 14/cm²程度、埋込酸化膜厚が0.4μm程度の場合 は500~600keV、 1×10^{13} ~ 1×10^{14} /c m²程度である。また、リンなどのn型不純物の注入条 件は、埋込酸化膜厚が0.04 μ m程度の場合は200 ~300keV、1×10¹²~1×10¹⁴/cm²程 度、埋込酸化膜厚がO.4μm程度の場合は500~6 00keV、1×10¹³~1×10¹⁴/cm²程度であ る。

【0052】次に、実施の形態1と同様にして、チャネ ルカット層11、分離絶縁膜4を形成し、チャネル形成 領域10にしきい値を調整する不純物 (図示せず)を導 入する。 そして、 実施の形態 1 と同様にして、 ゲート絶 縁膜5、ゲート電極6を形成してから、必要に応じて、 nMOSの場合にはリンやヒ素、pMOSの場合にはボ ロンやフッ化ボロンなどを10~30keV、1×10 13~5×1014/cm²程度でそれぞれイオン注入し て、ソース・ドレイン領域71および81を形成する。 さらにソース・ドレイン領域を取り囲む逆導電型の不純 物領域(ポケット層、図示せず)を形成する場合は、ここ で、nMOSの場合はボロン、pMOSの場合はリンな どの不純物を10KeV、1×10¹²~1×10¹³/c m²程度でイオン注入する(図示せず)。その後、サイド 40 ウォール13を形成してから、nMOSの場合はヒ素な ど、pMOSの場合はボロンや弗化ボロンなどを10K eV、1~5×10¹⁵/cm²程度でイオン注入してソ ース・ドレイン領域7および8を形成する。そして、実 施の形態1と同様にして、層間絶縁膜14および14 1、コンタクトホール15および151~154、配線 9および91~95を形成する。

【0053】この実施の形態2に示した半導体装置の製 造方法によれば、半導体基板1、埋込酸化膜2および半 導体層3からなるSOI構造の半導体装置の半導体基板

半導体層3の表面に不純物層121と同一導電型のソー ス・ドレイン領域を有するトランジスタを形成すること ができるので、この不純物層121の電位を固定するこ とによって、パーシャルSTI構造の分離絶縁膜を介し て隣接するトランジスタのソース・ドレイン領域間で電 位差が発生しても、この部分でのリーク電流の発生を抑 制することができるとともに、耐圧を高くすることがで き、微細化されても分離特性が向上した半導体装置の製 造方法を得ることができる。また、不純物層121を分 離領域のみでなく、活性領域下にまで形成することがで 10 きるため、ソース・ドレイン領域形成の際にイオン注入 された不純物が、埋込酸化膜2を突き抜けて半導体基板 1にまで達しても、不純物層121に取り込んで、回路 誤動作の原因になる恐れがなく、信頼性の向上した半導 体装置の製造方法を得ることができる。

【0054】実施の形態3. 図19はこの発明の実施の 形態3を示す半導体装置の断面図であり、図において7 2~75および82~85はソース・ドレイン領域、1 20および130はチャネル形成領域、113および1 14はチャネルカット層、122は不純物層である。こ の実施の形態は、分離絶縁膜4(パーシャルSTI)を 介して隣接するトランジスタの一方がn MOS、他方が pMOSの場合を示すものである。また、埋込酸化膜厚 が0.04 \(\mu\) m ~ 0.4 \(\mu\) m 程度の場合、不純物層 12 2の膜厚は実施の形態1、2と同様で、リンなどのn型 不純物を5×10¹⁷~1×10²⁰/c m³程度含んでお り、チャネルカット層113はリンなどのn型不純物を 1×10¹⁷~1×10²⁰/c m³程度含み、チャネルカ ット層114は、ボロンなどのp型不純物を1×10¹⁷ ~1×10¹⁸/c m³程度含んでいる。また、チャネル 形成領域120はリンなどのn型不純物を5×10¹⁷~ 2×1018/cm3程度含み、チャネル形成領域130 はボロンなどのp型不純物を5×10¹⁷~1×10¹⁸/ cm³程度含んでいる。ソース・ドレイン領域およびゲ ート電極は、それぞれ実施の形態1と同様である。

【0055】図20はこの発明の実施の形態3を示す半導体装置の上面図であり、図19は図20に示したF-F断面における断面図である。図20を参照して、チャネルカット層113は、pMOS領域の分離絶縁膜4下に形成され、チャネルカット層114は、nMOS領域40の分離絶縁膜4下に形成される。そして、不純物層122の電位を固定するための配線94は、pMOS領域とnMOS領域共通で少なくとも一つ形成されていればよい。また、チャネル形成領域120および130は、図3に示した実施の形態1の構造と同様にして、それぞれチャネルカット層113および114を介して、それぞれの導電型の不純物領域111に接続する配線を通して、電位が固定されている。

【0056】次に動作について説明する。図19を参照して、各電極に印加する電圧は、例えば、nMOSで

は、 $V_G=1.8V$ 、 $V_D=1.8V$ 、 $V_S=0V$ 、チャ ネル形成領域130は0V程度の電圧が印加されること によって、チャネルが形成されて動作する。また、pM OSTIL, $V_G = 0 \sim 1.8 \, \text{V}$, $V_D = 0 \sim 1.8 \, \text{V}$, Vs=1.8V、チャネル形成領域120には1.8V程 度の電圧が印加されることによってチャネルが形成され て電流が流れる。また、チャネルカット層113には 1.8V、チャネルカット層114にはOV、不純物層 122には4V程度がそれぞれ印加されている。これら の電圧については、必要に応じて、昇圧または降圧され たものであってもよい。これらの電圧は一例であり、ゲ ート絶縁膜厚やゲート長によって変動するものである。 【0057】図21は、この発明の実施の形態3に係る 半導体装置のリーク電流を示すグラフであり、図19に 示した半導体装置において、半導体層3の膜厚を0.1 5μm、埋込酸化膜2の厚さを0.4μm、分離絶縁膜 4の幅を0.2μmとしてシミュレーションしたもので ある。このグラフにおいては、分離絶縁膜4を介して隣 接するトランジスタのソース・ドレイン領域74および 75と、82および83との間に発生する電位差を横 軸、この間に発生したリーク電流を縦軸に取ったもので ある。図中、〇は不純物層122が形成されていない場 合、△は不純物層122に4Vを印加した場合をそれぞ れ表している。この図から、不純物層122を形成する ことによって、リーク電流が著しく減少し、耐圧も向上 していることがわかる。

22

【0058】この実施の形態においては、不純物層12 2が全面に形成された図によって説明を行ったが、不純 物層122は、素子分離としてパーシャルSTIが用い 30 られている部分の下部だけに形成されていれば、分離特 性を向上させることができる。また、ここでは、nMO SトランジスタとPMOSトランジスタが隣接する部分 の一例について説明を行ったが、例えば、ダイオードな どでも同様であり、二つのトランジスタの逆導電型の不 純物領域がパーシャルSTI構造の分離絶縁膜を介して 隣接している部分で、回路配置によって電位差が生まれ る部分にはすべて適用できる。図22はこの発明の実施 の形態3に係る別の半導体装置を示す断面図であり、図 において、76はn型不純物領域、86はp型不純物領 域、51は絶縁膜、52はバリアメタル、96および9 7は配線である。図を参照して、ダイオードが隣接して 形成されている場合は、チャネルカット層113に隣接 してp型不純物領域84が形成され、チャネルカット層 114に隣接してn型不純物領域74が形成され、それ ぞれの不純物領域がバリアメタル52を介して接続する 配線96および97によって制御される。さらに、実施 の形態1と同様、配線については、回路の構成によっ て、トランジスタとの間に形成される層間絶縁膜の層 数、配置などは異なるものであり、また、一つの活性領 50 域に一つのトランジスタが形成された半導体装置を用い て説明を行っているが、特にこれに限られるものではない。

【0059】この実施の形態3に示した半導体装置によ れば、SOI構造において、パーシャルSTI構造の分 離絶縁膜を介してpMOSトランジスタとnMOSトラ ンジスタが複数個ずつ形成されて、それぞれの領域でチ ャネル形成領域10の電位が共通に固定されている場合 に、埋込酸化膜下の半導体基板表面に、半導体基板と逆 尊電型の不純物層を形成するとともに、nMOSトラン ジスタとpMOSトランジスタが隣接する部分では、分 10 離絶縁膜の下にp型およびn型のチャネルカット層を、 トランジスタの不純物領域との関係がpnpnとなるよ うに配置して、電位を固定しているため、パーシャルS TI構造の分離絶縁膜を介して隣接するトランジスタの 逆導電型の不純物領域間に電位差が発生しても、この部 分でのリーク電流の発生を抑制するとともに、耐圧を高 くすることができ、微細化されても分離特性が向上した 半導体装置を得ることができる。さらに、pMOSトラ ンジスタとnMOSトランジスタが隣接して形成されて いる場合、不純物層122が分離絶縁膜下のみでなく、 ソース・ドレイン領域73、74、83および84下ま で延びて形成されている場合は、ソース・ドレイン領域 形成の際に注入された不純物が、埋込酸化膜2を突き抜 けて半導体基板1にまで達しても、不純物層122に取 り込まれてしまうため、回路誤動作の原因になる恐れが なく、半導体装置の信頼性が向上するという効果を奏す る。

【0060】次にこの発明の実施の形態3に係る半導体 装置の製造方法について説明する。 図23および図24 は、実施の形態3を示す半導体装置の製造方法の一工程 30 を示す断面図であり、図23において、301はフォト レジストマスクである。まず、実施の形態1と同様にし て、半導体基板1の表面上に埋込酸化膜2および半導体 層3を備えたSOI基板の表面上からリンなどのn型の 不純物をイオン注入して、半導体基板1が埋込酸化膜2 に接する部分に不純物層122を形成する。次に実施の 形態1と同様にして、分離領域に分離絶縁膜4を形成し てから、pMOS領域の分離絶縁膜上に開口を有するフ ォトレジストマスク301を形成し、リンなどのn型不 純物を110~130KeV、1×10¹³~5×10¹³ 40 /cm²程度で全面にイオン注入して、チャネルカット 層113を形成する。図23はこの工程が終わった段階 での半導体装置の素子を示す断面図である。

【0061】図24は、実施の形態3を示す半導体装置の製造方法の一工程を示す断面図であり、図において、302はフォトレジストマスクである。図を参照して、フォトレジストマスク301を除去してから、nMOS領域の分離絶縁膜上に開口を有するフォトレジストマスク302を形成し、ボロンなどのp型不純物を30~50KeV、5×10¹²~1×10¹³/cm²程度で全面

にイオン注入して、チャネルカット層114を形成する。図24はこの工程が終わった段階での半導体装置の素子を示す断面図である。実施の形態1においては、分離絶縁膜4の形成に先立ってチャネルカット層11の形成を行ったが、この実施の形態3においては、分離絶縁膜4を形成してからチャネルカット層を形成する。

【0062】そして、実施の形態1と同様にして、熱酸化によるシリコン酸化膜を全面に形成してから(図示せず)、pMOS領域に開口を有するフォトレジストマス10 クを形成して(図示せず)、リンやヒ素などのn型不純物を10~20KeV、1×10¹²~5×10¹²/cm²程度で全面にイオン注入して、チャネル形成領域120にしきい値電圧を調整する不純物を導入し、このフォトレジストマスクを除去する(図示せず)。その後、nMOS領域に開口を有するフォトレジストマスクを形成して(図示せず)、ボロンや弗化ボロンなどのp型不純物を10~20KeV、1×10¹²~5×10¹²/cm²程度で全面にイオン注入して、チャネル形成領域130にしきい値を調整する不純物を導入し、このフォトレジストマスクを除去する(図示せず)。

【0063】次に実施の形態1と同様にして、ゲート絶縁膜5、ゲート電極6、pMOS領域のソース・ドレイン領域72、73、82および83、nMOS領域のソース・ドレイン領域74、75、84および85、サイドウォール13、層間絶縁膜14および141、コンタクトホール15および151、配線9および91を形成する。このようにして図19に示した半導体装置が形成される。この図に示していないコンタクトホールや配線も含めて、それぞれのコンタクトホールおよび配線は、実施の形態1と同様、形成順序を必要に応じて変更することが可能であり、さらに異なる層間絶縁膜と配線が上層に形成され、多層配線となる場合もある。

【0064】この実施の形態3に示した半導体装置の製 造方法によれば、半導体基板1、埋込酸化膜2および半 導体層3からなるSOI構造の半導体装置の半導体基板 1表面に不純物層122を形成することができるととも に、複数個形成されたpMOSトランジスタ同士を分離 する分離絶縁膜下にはn型のチャネルカット層を形成す ることができ、pMOSトランジスタ同士を分離する分 離絶縁膜下にはn型のチャルカット層を形成することが でき、pMOSトランジスタとnMOSトランジスタを 分離する分離絶縁膜下には、p型およびn型のチャネル カット層を、トランジスタの不純物領域との関係がpn p n となるように形成することができる。 そして、この 不純物層122およびp型、n型のチャネルカット層の 電位をそれぞれ固定することによって、pMOSトラン ジスタおよびnMOSトランジスタのチャネル形成領域 10の電位をそれぞれに共通で固定しつつ、パーシャル STI構造の分離絶縁膜を介して隣接するPMOSトラ 50 ンジスタと n MOSトランジスタのソース・ドレイン領

域間に電位差が発生しても、この部分でのリーク電流の 発生を抑制するとともに、耐圧を高くすることができ、 微細化されても分離特性が向上した半導体装置の製造方 法を得ることができる。さらに、pMOSトランジスタ とnMOSトランジスタが隣接して形成されている場 合、不純物層122を分離領域のみでなく、活性領域下 にまで形成することができるため、ソース・ドレイン領 域形成の際にイオン注入された不純物が、埋込酸化膜2 を突き抜けて半導体基板1にまで達しても、不純物層1 22に取り込んで電圧を印加しているため、回路誤動作 の原因になる恐れがなく、信頼性の向上した半導体装置 の製造方法を得ることができる。

【0065】実施の形態4. 図25はこの発明の実施の 形態4に係る半導体装置の平面図である。図を参照し て、この実施の形態4に係る半導体装置においては、-つの半導体チップ上に異なる複数種の機能ブロックが形 成されて、高集積化および高速化が図られている。そし て、このようにDRAMとマイクロプロセッサ (Micro Processor) などの制御回路が形成されているものは特 に、混載DRAMと呼ばれている。次にそれぞれの機能 ブロックの働きについて説明する。入出力部(I/O) 部を介して外部から取り込まれたデータは、マイクロプ ロセッサ部によって制御され、DSP (Digital Signal Processing) 部で、高速処理が行われたり、DRAM 部で記憶またはされDRAM部から読み出されたりす る。この時、第1キャッシュアレイ (First Cache Arra y) 部は、DRAM部から取り出したデジタルデータを マイクロプロセッサ部へ同期させて渡したり、マイクロ プロセッサ部で処理を終えたデータをDRAM部へ同期 させて渡す働きをする。そして、第2キャッシュアレイ (Second Cache Array) 部は、DSP部、第1キャッシ ュアレイ部、マイクロプロセッサ部、入出力部間のデー タのやりとりを各ブロックに同期させて仲介している。 【0066】それぞれの機能ブロックで、チャネル形成 領域の電位を共通に固定する必要が有る部分には、機能 に応じて実施の形態1ないし3に記載したトランジスタ と、それに応じた不純物層を備えており、ソース・ドレ イン領域の構造や不純物層の導電型および印加される電 圧については、同一である必要はない。ここでは、機能 ブロックの一例を示したが、この組み合わせだけに限ら れるものではなく、また、記載した機能ブロックの中の -つだけあるいは、一部だけに、実施の形態1ないし3 に示したトランジスタと、それに応じた不純物層を備え ている場合もあるし、機能ブロックのすべてについて、 実施の形態1ないし3に示したトランジスタと、それに 応じた不純物層を備えている場合もある。

【0067】この実施の形態4に係る半導体装置によれ ば、複数の機能ブロックが形成された半導体装置におい て、機能ブロックの中で、チャネル形成領域の電位を共

分離された第1および第2の能動素子が、必要とされる 機能に応じて形成され、それに合わせた不純物層の導電 型および印加する電圧を決定することができるため、微 細化を図るとともに、リーク電流が抑制され、分離耐圧 が向上した機能ブロックを備えた半導体装置を得ること ができる。

[0068]

【発明の効果】本発明は、以上説明したように構成され ているので、以下のような効果を奏する。本発明は、分 離構造としてパーシャルSTI構造を有するSOI構造 の半導体装置において、半導体基板表面に不純物層を形 成しているため、分離絶縁膜を介して隣接するトランジ スタ間に電位差が発生しても、この部分でのリーク電流 の発生を抑制することができるとともに、耐圧を高くす ることができ、微細化されても分離特性が向上した半導 体装置を得ることができるという効果を奏する。

【0069】さらに、パーシャルSTI構造の分離絶縁 膜を介して隣接するMOS型トランジスタが同一導電型 を有し、そのソース・ドレイン領域が埋込酸化膜まで到 達するように形成されている場合には、分離絶縁膜下の チャネルカット層の電位を固定するとともに、半導体基 板表面の不純物層をトランジスタと逆導電型で形成して 電位固定しているため、分離絶縁膜を介して隣接するト ランジスタのソース・ドレイン領域間に電位差が発生し ても、この部分でのリーク電流の発生を抑制することが できるとともに、耐圧を高くすることができ、微細化さ れても分離特性が向上した半導体装置を得ることができ る。

【0070】また、パーシャルSTI構造の分離絶縁膜 を介して隣接するソース・ドレイン領域が埋込酸化膜ま で到達するように形成された同一導電型のMOS型トラ ンジスタにおいて、分離絶縁膜下のチャネルカット層の 電位を固定せずに、隣接するトランジスタのチャネル形 成領域をフローティングにして共用することによって、 互いのしきい値電圧を精度よくそろえることができると ともに、分離絶縁膜下の半導体基板表面に、トランジス タと逆導電型の不純物層を形成して電位固定しているた め、分離絶縁膜を介して隣接するトランジスタのソース ・ドレイン領域間に電位差が発生しても、この部分での 40 リーク電流の発生を抑制することができるとともに、耐 圧を高くすることができ、微細化されても分離特性が向 上した半導体装置を得ることができる。

【0071】また、パーシャルSTI構造の分離絶縁膜 を介して隣接するMOS型トランジスタが同一導電型を 有し、そのソース・ドレイン領域が埋込酸化膜まで到達 しないように形成されている場合には、半導体基板表面 の不純物層をトランジスタのソース・ドレイン領域と同 一導電型で形成し、半導体基板に対して逆バイアスであ る電圧を印加することによって、分離絶縁膜を介して隣 通に固定する必要が有る部分には、パーシャルSTIで 50 接するトランジスタのソース・ドレイン領域間に電位差 が発生しても、この部分でのリーク電流の発生を抑制す ることができるとともに、耐圧を高くすることができ、 微細化されても分離特性が向上した半導体装置を得るこ とができる。

27

【0072】また、SOI構造において、パーシャルS T I 構造の分離絶縁膜を介して形成されたトランジスタ の不純物領域が逆導電型の場合に、埋込酸化膜下の半導 体基板表面に、半導体基板と逆導電型の不純物層を形成 するとともに、分離絶縁膜の下にp型およびn型のチャ ネルカット層を、トランジスタの不純物領域との関係が 10 pnpnとなるように配置して、電位を固定しているた め、分離絶縁膜を介して隣接するトランジスタの逆導電 型の不純物領域間に電位差が発生しても、この部分での リーク電流の発生を抑制するとともに、耐圧を高くする ことができ、微細化されても分離特性が向上した半導体 装置を得ることができる。

【0073】また、SOI構造において、パーシャルS TI構造の分離絶縁膜を介してダイオードが形成され て、分離絶縁膜を介して隣接する不純物領域が逆導電型 の場合に、埋込酸化膜下の半導体基板表面に、半導体基 20 板と逆導電型の不純物層を形成するとともに、分離絶縁 膜の下にp型およびn型のチャネルカット層を、ダイオ ードの不純物領域との関係がpnpnとなるように配置 して、電位を固定しているため、分離絶縁膜を介して隣 接するダイオードの逆導電型の不純物領域間に電位差が 発生しても、この部分でのリーク電流の発生を抑制する とともに、耐圧を高くすることができ、微細化されても 分離特性が向上した半導体装置を得ることができる。

【0074】さらに、不純物層が活性領域の下まで延び ていることを特徴とするものであり、半導体基板表面に 30 形成された不純物層によって、ソース・ドレイン領域形 成の際に注入された不純物が、埋込酸化膜を突き抜けて 半導体基板にまで達しても、不純物層に取り込まれて電 位固定されるため、回路誤動作の原因になる恐れがな く、半導体装置の信頼性が向上するという効果を奏す る。

【0075】加えて、複数の機能ブロックが形成された 半導体装置において、機能ブロックの中で、チャネル形 成領域の電位を共通に固定する必要が有る部分には、パ ーシャルSTIで分離されたトランジスタが、必要とさ 40 す断面図である。 れる機能に応じて形成され、それに合わせた不純物層の **導電型および印加する電圧を決定することができるた** め、微細化を図るとともに、リーク電流が抑制され、分 離耐圧の向上した機能ブロックを備えた半導体装置を得 ることができる。

【0076】また、SOI構造の半導体装置の半導体基 板表面に不純物層を形成し、この不純物層の電位を固定 する配線を形成しているため、パーシャルSTI構造の 分離絶縁膜を介して半導体層表面に形成されたトランジ スタの不純物領域間で電位差が発生しても、この部分で 50 一ク電流を示すグラフである。

のリーク電流の発生を抑制することができるとともに、 耐圧を高くすることができ、微細化されても分離特性が 向上した半導体装置の製造方法を得ることができる。さ らに、不純物層を分離領域のみでなく、活性領域下にま で形成することができるため、不純物領域形成の際にイ オン注入された不純物が、埋込酸化膜を突き抜けて半導 体基板にまで達しても、不純物層に取り込んでしまうた め、回路誤動作の原因になる恐れがなく、信頼性の向上 した半導体装置の製造方法を得ることができる。

【0077】さらに、分離絶縁膜下の半導体層に半導体 層よりも高濃度の不純物をイオン注入してチャネルカッ ト層を形成しているため、分離特性がより一層向上した 半導体装置を得ることができる。

【0078】また、pMOSトランジスタとnMOSト ランジスタがSTI構造の分離絶縁膜を介して隣接して いる場合には、それぞれのソース・ドレイン領域の一方 と、分離絶縁膜下に形成されたチャネルカット層がpn p n となるように配設することができ、この不純物層お よびp型、n型のチャネルカット層の電位をそれぞれ固 定することによって、分離絶縁膜を介して隣接するトラ ンジスタのソース・ドレイン領域間に電位差が発生して も、この部分でのリーク電流の発生を抑制するととも に、耐圧を高くすることができ、微細化されても分離特 性が向上した半導体装置の製造方法を得ることができ る。

【0079】また、SOI構造の半導体装置の半導体基 板表面に不純物層を形成し、この不純物層の電位を固定 する配線を形成しているため、パーシャルSTI構造の 分離絶縁膜を介して半導体層表面に形成されたトランジ スタの不純物領域間で電位差が発生しても、この部分で のリーク電流の発生を抑制することができるとともに、 耐圧を高くすることができ、微細化されても分離特性が 向上した半導体装置の製造方法を得ることができる。

【0080】さらに、分離絶縁膜下の半導体層に半導体 層よりも高濃度の不純物をイオン注入してチャネルカッ ト層を形成しているため、分離特性がより一層向上した 半導体装置を得ることができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体装置を示

【図2】 本発明の実施の形態1に係る半導体装置を示 す上面図である。

【図3】 本発明の実施の形態1に係る半導体装置を示 す断面図である。

【図4】 本発明の実施の形態1に係る半導体装置を示 す断面図である。

【図5】 本発明の実施の形態1に係る半導体装置に含 まれる不純物の濃度分布を示すグラフである。

【図6】 本発明の実施の形態1に係る半導体装置のリ

【図7】 本発明の実施の形態1に係る半導体装置のリーク電流を示すグラフである。

【図8】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図9】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図10】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図11】 本発明の実施の形態1に係る半導体装置の 【図22】 本発明の実 製造方法の一工程における半導体装置の素子に含まれる 10 置を示す断面図である。 不純物の濃度分布を示すグラフである。 【図23】 本発明の実

【図12】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程における半導体装置の素子に含まれる 不純物の濃度分布を示すグラフである。

【図13】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。

【図14】 本発明の実施の形態2に係る半導体装置を示す断面図である。

【図15】 本発明の実施の形態2に係る半導体装置の リーク電流を示すグラフである。

【図16】 本発明の実施の形態2に係る半導体装置の リーク電流を示すグラフである。

【図17】 本発明の実施の形態2に係る半導体装置の リーク電流を示すグラフである。 【図18】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。

30

【図19】 本発明の実施の形態3に係る半導体装置を示す断面図である。

【図20】 本発明の実施の形態3に係る半導体装置を示す上面図である。

【図21】 本発明の実施の形態3に係る半導体装置の リーク電流を示すグラフである。

【図22】 本発明の実施の形態3に係る別の半導体装置を示す断面図である。

【図23】 本発明の実施の形態3に係る半導体装置の 製造方法の一工程を示す断面図である。

【図24】 本発明の実施の形態3に係る半導体装置の 製造方法の一工程を示す断面図である。

【図25】 本発明の実施の形態4に係る半導体装置を 示す平面図である。

【図26】 従来の半導体装置を示す上面図である。


【図27】 従来の半導体装置を示す断面図である。

【図28】 従来の半導体装置を示す断面図である。

20 【符号の説明】


2 埋込酸化膜、 3 半導体層、 4 分離絶縁膜、 10 チャネル形成領域、 11、113、114 チャネルカット層、 12、121、122不純物層


【図1】





1: 半導体基板 11: チャネルカット暦 2: 埋込酸化膜 12: 不純物層


【図3】


























【図14】




【図15】




【図16】




【図17】





【図18】





【図21】

















104 107 1011 104 107 1011 104 107 1011 103

【図28】

フロントページの続き

Fターム(参考) 5F032 AA09 AA28 AA32 AA35 AA44

AA64 CA17 DA02 DA43

5F048 AA04 AA05 AA07 AC01 AC04

BA01 BA16 BB06 BB07 BB08

BB09 BC06 BC11 BE08 BE09

BG01 BG07 BG14 BG15

5F110 AA06 AA11 AA15 BB04 CC02

DDO5 DD22 DD24 EE02 EE03

EE04 EE05 EE09 EE14 EE32

EE45 FF01 FF02 FF03 FF04

FF10 FF23 GG02 GG12 GG32

GG34 GG52 GG60 HJ01 HJ04

HJ13 HJ23 HK05 HK40 HL01

HLO2 HLO8 HL11 HM15 NNO4

NN23 NN35 NN61 QQ17